Mikroni un ritms atjauno ddr5 statusu, par 36% lielāku veiktspēju nekā ddr4

Gada sākumā Cadence un Micron rīkoja pirmo nākamās paaudzes DDR5 atmiņas demonstrāciju. TSMC pasākumā šī mēneša sākumā abi uzņēmumi sniedza dažus atjauninājumus par jaunās atmiņas tehnoloģijas attīstību.

Mikrons un Kadence apspriež savus sasniegumus DDR5 atmiņā

DDR5 SDRAM galvenā iezīme ir mikroshēmu ietilpība, ne tikai lielāka veiktspēja un mazāks enerģijas patēriņš. Paredzams, ka DDR5 palielinās I / O ātrumu no 4 266 līdz 6400 MT / s ar barošanas sprieguma kritumu 1, 1 V un pieļaujamo trokšņa diapazonu 3%. Paredzams, ka vienam modulim tiks izmantoti arī divi neatkarīgi 32/40 bitu kanāli (bez / ar vai ar ECC). Turklāt DDR5 būs uzlabota komandu kopnes efektivitāte, labākas jaunināšanas shēmas un lielāks banku kopums papildu veiktspējai. Kadence turpina teikt, ka uzlabotā DDR5 funkcionalitāte ļaus par 36% lielāku reālās pasaules joslas platumu, salīdzinot ar DDR4, pat ar ātrumu 3200 MT / s, un reiz 4800 MT / s faktiskais joslas platums būs par 87% lielāks. salīdzinot ar DDR4-3200. Vēl viena no svarīgākajām DDR5 īpašībām būs monolīto mikroshēmu blīvums, kas pārsniedz 16 Gb.

Mēs iesakām izlasīt mūsu ziņu par Intel Core 9000 sēriju, kas atbalsta līdz 128 GB RAM

Vadošajiem DRAM ražotājiem jau ir monolītas DDR4 mikroshēmas ar 16 Gb ietilpību, taču šīs ierīces fizikas likumu dēļ nevar piegādāt ekstrēmus pulksteņus. Tāpēc tādiem uzņēmumiem kā Micron ir daudz darāmā, cenšoties apvienot augstu DRAM blīvumu un veiktspēju DDR5 laikmetā. Īpaši Micron ir saistīts ar mainīgu aiztures laiku un citiem atomu līmeņa gadījumiem, kad DRAM izmantotās ražošanas tehnoloģijas sasniedz 10–12 nm. Vienkārši sakot, lai arī DDR5 standarts pielāgo blīvumu un kāzu izpildījumu, DRAM veidotājiem joprojām ir daudz burvju.

Micron paredz sākt 16Gb mikroshēmu ražošanu, izmantojot tā “sub-18nm” ražošanas procesu līdz 2019. gada beigām, lai gan tas nebūt nenozīmē, ka faktiskās lietojumprogrammas, kurām ir šī atmiņa, būs pieejamas nākamā gada beigās. Kadence jau ir ieviesusi DDR5 IP (kontrolieris + PHY), izmantojot TSMC N7 (7nm DUV) un N7 + (7nm DUV + EUV) procesu tehnoloģijas.

Ņemot vērā galvenās DDR5 priekšrocības, nav pārsteidzoši, ka Cadence prognozē, ka serveri būs pirmās lietojumprogrammas, kas izmantos jauna veida DRAM. Kadence uzskata, ka klientu SoC, kas izmanto N7 + procesu, to atbalstīs, kas būtībā nozīmē, ka mikroshēmām vajadzētu nonākt tirgū 2020. gadā.

Techpowerup fonts